A CMOS Low Dropout Regulator with Symmetric Self-biased Voltage Reference

Abstract

In this thesis, a novel CMOS voltage reference circuit named symmetric self-biased voltage reference(SSVR) and a low-dropout regulator(LDO) with the SSVR are presented for low-voltage CMOS VLSI circuits particularly in the area of biomedical applications. First, a SSVR is realized in a 0.11-μm standard CMOS process, which enables not only to discard the voltage headroom issue of a conventional constant-gm current source and the inevitable need of an extra bias in a modified constant-gm current source, but also to maintain stable bias voltages with strong tolerance against significant variations of power supply and temperature. Measured results demonstrate that the symmetric configuration of the proposed SSVR achieves constant voltage references against the VDD variation from 0.7 to 1.2 V and the temperature variation from –15 oC to 125 oC. The fabricated chip consumes constant 18.5 μA currents for 0.7 ~ 1.0-V supply voltages and its core occupies the area of 0.04 x 0.047 mm2. Second, an LDO regulator with SSVR as its voltage reference is realized in a 0.13-μm CMOS process. Measured results demonstrate 1.0-V output voltage with 10.6-mV minimum dropout for 1.2~2-V supplies, 0.051-%/V line-regulation with 100-mA load currents, 0.66-%/A load-regulation with 10~100-mA load current variations, -52~–60-dB power supply rejection ratio in the frequency range of 1~100 kHz, and 27.5 ppm/oC temperature coefficient over 15~125 oC. The chip core occupies the area of 178×161 μm2;본 논문에서는 대칭형 셀프바이어스 전압원(SSVR)의 새로운 CMOS 전압원 회로와 생체 의학 응용을 위한 저전압 CMOS VLSI 회로에 적용할 수 있는 저전압 강하 레귤레이터 설계를 소개한다. 우선, 0.11-μm 표준 CMOS 공정을 이용하여 대칭형 셀프바이어스 전압원을 제작하였다. 기존의 constant-gm 전류원의 전압 headroom 문제점과 modified constant-gm 전류원의 추가 바이어스 회로 필요성을 제거 할뿐만 아니라 전원 공급 장치 및 온도의 중요한 변화에 대해 안정된 바이어스 전압을 유지한다. 측정 된 결과를 통해 제안한 SSVR 회로는 0.7~1.2 V VDD 변화 및 –15~125 ℃의 온도 변화에 대해서도 매우 안정적인 전압을 제공한다. 제작된 칩은 공급전압에 대해 일정한 18.5 ㎂ 전류를 소모하며 칩 코어 면적은 0.04 × 0.047 ㎟이다. 둘째, 0.13-μm CMOS 공정을 사용하여 SSVR을 이용한 LDO 레귤레이터를 제작하였다. LDO 칩 측정결과, 1.2~2 V 공급전압 변화에 대해 안정적인 1.0 V를 출력하고, 최소 10.6 mV dropout을 가진다. 또한, 100 mA 부하 전류에 대해 0.051 %/V line regulation을 가지며, 10~100 mA 부하 전류 변화에 대해 0.66 %/A load regulation을 갖는다. 이 외에도, 1~100 kHz 주파수 범위에서 -52~-60 dB PSRR 특성을 가지며 15~125 ℃에서 27.5 ppm/℃ 온도계수를 갖는다. 칩 코어면적은 178×161 μm2이다.