View : 128 Download: 0

Multi-Channel CMOS Transimpedance Amplifier Arrays

Title
Multi-Channel CMOS Transimpedance Amplifier Arrays
Authors
최한별
Issue Date
2015
Department/Major
대학원 전자공학과
Publisher
이화여자대학교 대학원
Degree
Master
Advisors
박성민
Abstract
이 논문에서 LADAR(Laser Detection and Ranging)용 16채널 광 수신기 어레이를 구현한다. 먼저, 16채널 광 수신기 어레이는 전류모드인 RGC TIA(Regulated Cascode Transimpedance Amplifier)와 혼합모드인 DCF TIA (Dual-mode CMOS Feedforward Transimpedance Amplifier)를 0.18 CMOS 공정으로 구현하였다. RGC TIA는 regulated cascode TIA를 입력단으로 활용하였다. RGC TIA는 RGC의 입력단을 사용함으로써 입력 노드에서 기생 정전용량을 효과적으로 분리할 수 있다. 일반적으로 TIA의 앞단에 위치한 APD는 매우 불안정하기 때문에 임피던스에 큰 변화폭을 갖는데, RGC 입력단을 사용하면 이를 입력단으로부터 효과적으로 분리함으로써 TIA가 안정적으로 동작할 수 있게 한다. 칩의 측정 결과는 64.4dBΩ 트랜스 임피던스 이득, 726MHz의 대역폭, 15-pA/sqrt(Hz)의 잡음 전류 밀도, 10-12 BER에서 -23.3dBm의 수신감도, 그리고 채널간에 25-dB의 SCR(signal-to-crosstalk ratio)를 보인다. 전체 칩이 소모하는 전력은 1.8-V의 전원에 대해서 432mW이고 차지하는 전체 면적은 5.0 x 1.1 mm2 이다. 두 번째로, DCF TIA는 인버터 모드와 공통 소스 모드를 혼합한 이중 모드 입력단을 사용하여 이득을 키우는 동시에 잡음을 줄일 수 있다. 또한 이 논문에서는 DCF TIA의 뒷단에 이퀄라이저를 연결하여 넓은 대역폭 또한 얻을 수 있도록 하였다. DCF TIA의 포스트 시뮬레이션 결과는 74.4dBΩ 트랜스 임피던스 이득, 1.4GHz의 대역폭, 채널간에 34-dB의 SCR을 나타낸다. 전체 칩이 소모하는 전력은 1.8-V 전원에 대해서 500mW이고 차지하는 전체 면적은 5.0 x 1.1 mm2 이다.;This thesis presents the design of a 16-channel optical receiver array for LADAR(Laser Detection and Ranging) systems. A 16-channel optical receiver array is realized in a 0.18 CMOS technology, which utilizes an regulated cascode TIA and a dual CMOS feedforward TIA as input stages. First, RGC TIA exploits RGC input stage to isolate the parasitic capacitance effectively at the input node. Generally, APD which located in front of TIA is unstable and has great changes in parasitic impedance. Using RGC input stage, it isolates parasitic impedance from input stage effectively and makes TIA operate stably. Measured results of the test chips demonstrate 64.4dBΩ transimpedance gain, 726MHz bandwidth, and 15-pA/sqrt(Hz) noise current spectral density, -23.3dBm sensitivity for 10-12 BER, and 25-dB SCR(signal-to-crosstalk ratio) between channels. The whole chip consumes total power of 432 mW from a single 1.8-V supply and occupies the area of 5.0 x 1.1 mm2. Second, DCF TIA exploits dual mode input stage which mixes inverter mode and common source mode. Utilizing DCF TIA, transimpedance gain is increased and noise is decreased. Also, in this thesis, it exploits equalizer following the input stage to widen the bandwidth. Post simulation results of the DCF TIA demonstrate 74.4dBΩ transimpedance gain, 1.4GHz bandwidth, and 34-dB SCR between channels. The whole chip consumes total power of 500mW from a single 1.8-V supply and occupies the area of 5.0 x 1.1 mm2.
Fulltext
Show the fulltext
Appears in Collections:
일반대학원 > 전자공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE