View : 248 Download: 0

Full metadata record

DC Field Value Language
dc.contributor.advisor신형순-
dc.contributor.author박승혜-
dc.creator박승혜-
dc.date.accessioned2016-08-26T12:08:18Z-
dc.date.available2016-08-26T12:08:18Z-
dc.date.issued2012-
dc.identifier.otherOAK-000000069808-
dc.identifier.urihttp://dspace.ewha.ac.kr/handle/2015.oak/189507-
dc.identifier.urihttp://dcollection.ewha.ac.kr/jsp/common/DcLoOrgPer.jsp?sItemId=000000069808-
dc.description.abstractGeometric scaling of silicon(Si) complementary metal-oxide(CMOS) transistor has enabled not only an exponential increase in circuit integration density, but also corresponding enhancement in the transistor performance itself. But t physical limitations, such as off-state leakage, power density, short-channel effects, make geometric scaling an increasingly challenging task. There are two ways without using new material. Multiple-gate MOSFET increases gate area to cover channel, so gate can control channel more efficiently. strain can control interval of Si atoms, and it makes difference of conduction band minima and mass, so mobility is enhanced. This paper makes strained n-channel SG and DG MOSFET mobility enhancement model for (110)/<110>, (100)/<100> and (100)/<110> which FinFET uses. Above of all, difference of conduction band minima and mass is derived for each wafer orientation and current direction. And they substitute Schrödinger-Poisson solver, wave function is obtained. Effective widths are calculated by wave function. Also phonon scattering mobility and total mobility are calculated. It is well matched to experiment data.;Complementary Metal Oxide Semiconductor (CMOS) transistor는 기술이 발전함에 따라 Moore의 법칙에 맞추어 회로의 집적도를 높일 뿐만 아니라 회로의 동작속도를 빠르게 하기 위해 소자의 크기를 지속적으로 축소시켜왔다. 지금까지는 VLSI 설계 시, planer metal-oxide semiconductor field effect transistor (MOSFET)가 사용되어 왔으나, gate의 길이가 35nm, gate oxide의 두께가 1nm까지 감소하면서 누설전류, 단채널 효과 등과 같은 물리적인 한계에 도달하여 그 이상의 소자 크기 축소가 매우 힘든 상황이다. 따라서 소자의 크기를 단순히 줄이는 것을 넘어서서 multiple-gate MOSFET와 같은 새로운 소자구조나, Si MOSFET에 strain을 인가함으로써 소자의 mobility를 개선하는 방법으로 소자 특성을 개선시키는 연구들이 진행되고 이다. 이중 multiple-gate MOSFET는 channel을 감싸는 gate의 면적을 늘려서 gate의 channel 제어 능력을 증가시킴으로써 단채널 효과를 효율적으로 줄이는 것에 그 목적이 있다. 반면 strained MOSFET는 mechanical stress를 이용해 conduction band edge의 구조나 effective mass를 변화시킴으로써 mobility를 증가시키는 방식이다. 본 논문에서는 n-channel FinFET에 많이 쓰이고 있는 (110)/<110>, (100)/<100> 뿐만 아니라 그 동안 연구되지 않았던 FinFET의 윗면으로 쓰이는 (100)/<110>까지를 포함하여 stress에 의한 mobility enhancement 시뮬레이터를 개발하였다. 양자효과가 반영된 n-channel UTB SOI MOSFET와 DG MOSFET 용 1차원 Schrödinger-Poisson solver에 stress로 인한 conduction band edge와 effective mass의 변화를 적용시켜서 phonon mobility를 구한 후 stress에 따른 mobility enhancement와 실험값을 비교 검증해 보았다.-
dc.description.tableofcontentsI. 서 론 1 II. Wafer Orientation 과 전류방향에 따른 Stress 에 의한 Conduction Band Edge 및 Effective Mass 의 변화 모델링 3 A. Stress 에 의한 효과 3 B. (110)/<1-10> FinFET 7 C. (010)/<100> FinFET 11 D. (00-1)/<-1-10> FinFET 14 E. Stress 에 의한 영향 분석 18 III. Mobility Model 개발 32 A. Phonon scattering mobility model 32 B. Surface roughness scattering mobility model 34 C. tsi < 4nm 의 mobility 34 D. Simulation 결과 35 IV. Stress 로 인한 Mobility Enhancement 41 A. (110)/<110>의 mobility enhancement 41 B. (100)/<100>과 (100)/<110>의 mobility enhancement 46 V. 결 론 50 참 고 문 헌 52 Appendix A: Stress MATLAB Code 54 Appendix B: Schrodinger Equation MATLAB Code 63 Abstract 66 감사의 글 67-
dc.formatapplication/pdf-
dc.format.extent1098604 bytes-
dc.languagekor-
dc.publisher이화여자대학교 대학원-
dc.titleMechanical Stress에 의한 N-channel MOS의 Mobility Enhancement에 관한 연구-
dc.typeMaster's Thesis-
dc.title.translatedStudy of Mobility Enhancement induced by Mechanical Stress in N-channel MOS-
dc.creator.othernamePark, Seung Hye-
dc.format.pagexi, 67 p.-
dc.identifier.thesisdegreeMaster-
dc.identifier.major대학원 전자공학과-
dc.date.awarded2012. 2-
Appears in Collections:
일반대학원 > 전자공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE