View : 39 Download: 0

CMOS Optical Circuit Designs for High-Speed Digital Interface

Title
CMOS Optical Circuit Designs for High-Speed Digital Interface
Authors
윤지숙
Issue Date
2010
Department/Major
대학원 전자공학과
Publisher
이화여자대학교 대학원
Degree
Master
Advisors
박성민
Abstract
본 논문에서는 0.18μm CMOS 공정을 사용하여 설계한 초고속 디지털 인터페이스용 아날로그 회로를 소개한다. 송신단에서는 4채널 VCSEL 드라이버를 설계하였다. 시간과 온도에 따라 변화하는 VCSEL 다이오드의 특성을 고려하여 항상 일정한 광 출력 파워를 송신하기 위해 모듈레이션 전류(2~8mA_(pp))와 바이어스 전류(1~4mA)를 조절할 수 있도록 설계하였으며. VCSEL 드라이버의 모듈레이션 전류에 따라 전치증폭기의 바이어스 전류를 함께 조절하여 펄스폭 왜곡을 방지하였다. 설계한 4채널 송신기 칩은 1.0 × 1.7mm² 면적을 차지하며 1.8V의 전원 전압에 대해 채널당 35mW의 전력을 소모한다. 수신단에서는 공통게이트(CG) 입력단과 전류미러(CM) 입력단을 이용한 전치증폭기(TIA)와 제한증폭기(LA)를 설계하였다. CG TIA는 작은 입력저항을 가지므로 광다이오드의 큰 기생 캐패시턴스의 영향을 최소화하여 61dBΩ의 트랜스임피던스이득과 2GHz의 대역폭을 얻었다. 설계한 2채널 CG TIA 칩은 0.6 × 0.9mm² 면적을 차지하며 1.8V의 전원전압에 대하여 한 채널당 64mW의 전력을 소모하는 것으로 측정되었다. 또한 CM 입력단을 사용한 광수신기에서는 CM TIA와 LA를 하나의 칩으로 구현하였다. CM 입력단은 CG 입력단과 마찬가지로 작은 입력저항을 가지므로 넓은 대역폭을 얻을 수 있으며, 동시에 트랜스임피던스이득도 키울 수 있는 장점을 가진다. 설계한 광수신기는 108dBΩ의 트랜스임피던스이득과 2.8GHz의 대역폭을 확보하였다. 칩은 1.2 × 0.6mm² 면적을 차지하며 1.8V 전원전압에 대해 출력 버퍼를 포함하여 70mW의 전력을 소모한다. 결론적으로 본 논문에서 제안된 광 송·수신기는 초고속 디지털 인터페이스를 위한 저 비용, 저 전력의 회로 솔루션을 제공한다.;This thesis proposes a number of analog optical circuit designs for high-speed digital interface which include an optical transmitter and two different types of optical receivers. All chips have been realized in a 0.18μm CMOS technology. For the optical transmitter design, a 4-channel VCSEL driver is proposed, which operates at the bias current up to 4mA and the modulation current from 2mA_(pp) to 8mA_(pp). The pulse-width control is exploited in the pre-amplifier stage, so as to compensate the pulse-width distortion. The 4-channel transmitter array chip occupies the area of 1.0 x 1.7mm² and dissipates 35mW/ch at maximum current operations from a single 1.8V supply. For the optical receiver design, a dual-channel TIA employing the common-gate (CG) input configuration is proposed to achieve less dependency upon the photodiode capacitance and also to obtain more efficient isolation from the bandwidth determination. The dual-channel CG TIA chip occupies the area of 0.6 x 0.9mm² and consumes 64mW/ch from a single 1.8V supply. In addition, an optical receiver consisting of a TIA with current-mirror(CM) input configuration is proposed. The CM TIA facilitates the determination of the transimpedance gain and also effectively desensitizes the gain fluctuation against the PVT variations. Also, a four-stage limiting amplifier with negative capacitance compensation scheme is included. The optical receiver chip occupies the area of 1.2 x 0.6mm² and dissipates 70mW from a single 1.8V supply.
Fulltext
Show the fulltext
Appears in Collections:
일반대학원 > 전자공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE