A Study on Oxide Thin-Film Transistors

Abstract

In this study, the subgap state of an amorphous oxide semiconductor thin-film transistor (AOS TFT) was analyzed. The device degradation dependent on bending stress conditions was analyzed and an artificial neural network model that automatically extracts the subgap state of the AOS TFT was proposed with guidelines to optimize the regression model having multiple output nodes. The structural simulator and TCAD simulator were used to identify the physical reasons for the different amounts of threshold voltage shift depending on the channel length of the TFT and bending direction. Two types of bending direction are considered, perpendicular and parallel bending axis relative to the current flow. Devices under perpendicular bending have the highest strain value in the middle of the source/drain (S/D), and the strain rapidly decreases near S/D. When parallel bending is applied, the strain is the highest at the center of the channel, and the strain distribution changes smoothly maintaining a similar level of strain in the overall channel layer. Thus, the maximum value of strain is higher in the perpendicular bending condition, but the strain near S/D is higher under parallel bending. A simplified 3D TCAD simulation structure consisting of an intensive strain region and an extensive strain region was proposed considering the strain distribution. In the perpendicular bending condition, the intensive/extensive strain regions are arranged in series to the current flow. In this case, since a region with a high threshold voltage determines the threshold voltage of the device, the change in overall device characteristics is suppressed. On the other hand, in the case of parallel bending, intensive/extensive strain regions are arranged in parallel, which is equivalent to transistors with different threshold voltages connected in parallel. As each region acts as an independent current path, the degradation of the intensive strain region is directly reflected in the device characteristics. As a result, it was confirmed that the device was more vulnerable to parallel bending. In addition, the device characteristics according to the location and ratio of the extensive strain region were analyzed. Threshold voltage variation can be effectively limited only by limiting the strain in a part of the region near S/D in the channel layer. When it is difficult to control the strain of the entire channel, it is advantageous to focus on controlling the strain in partial areas that have a dominant effect on device degradation. This approach can be applied to stretchable displays where strain is applied to the entire structure, so it is expected that it can be used in various types of next-generation displays. A deep neural network model that estimates the subgap state inside the channel layer of AOS TFT is also proposed. A framework covering the entire process of developing a model, including a method for generating a dataset, data augmentation and preprocessing methods, model optimization, decoding techniques for restoring current-voltage characteristics from subgap parameters, model performance evaluation methods, and curve fitting accuracy verification, was described. In particular, data pre-processing methods and model structure optimization guidelines were discussed in detail. It was confirmed that the use of refined and compressed information of voltage type improves model performance. The model performance according to the data preprocessing method was compared, and the proposed preprocessing method is expected to be useful in artificial neural network models using current-voltage characteristics of devices. Also, practical guideline for optimizing the structure of a regression model with multiple output nodes was presented. In adjusting the model complexity, it is more advantageous to select a structure with a large number of nodes rather than deep layers. Among the hidden layers, the number of nodes in the last layer has a major impact on performance. It is recommended to increase the number of nodes in the last layer to minimize interference between output information. The proposed model outputs five DOS parameters, and the resulting parameters are decoded to a I‒V curve through interpolation based on the nearest 32 data from the given dataset. The model performance is evaluated using the threshold voltage and on current difference between a target curve and the decoded curve. The proposed model calibrates 97.1% of the 14,400 curves within the threshold voltage difference of 0.2V, on current error of 5%, and average current ratio of 1.2. Hence, the proposed model is verified to effectively extract DOS parameters with high accuracy based on the current characteristics of oxide thin-film transistors. It is expected that the proposed automatic DNN model replaces the iterative manual technology computer aided design (TCAD) curve fitting and improve the efficiency of defect analysis. ;본 연구에서는 amorphous oxide semiconductor thin-film transistor (AOS TFT)의 subgap state를 심층 분석하였다. 논문의 전반부에서는 bending stress에 의한 소자 열화 경향을 분석하고 bending stress 조건에 따른 특성 차이를 해석하였다. 논문의 후반부에서는 AOS TFT의 subgap state를 자동으로 추측하는 인공신경망 모델을 제안하고 multiple output node를 가지는 regression model을 최적화하기 위해 가이드라인을 제시하였다. 먼저, AOS TFT의 bending stress에 기인하는 특성 열화 연구에서는 channel length와 bending 방향에 따른 영향을 상세히 분석하였다. 구조 분석 및 소자 분석 시뮬레이터를 사용하여 stress의 조건에 따라 상이한 열화 경향을 해석하였다. Bending 방향은 전류 방향을 기준으로 bending 축이 수직인 perpendicular bending과 수평인 parallel bending, 두 가지로 나뉘며, bending 방향에 따라 channel 내 strain 분포가 다른 것을 구조 분석을 통해 확인하였다. Perpendicular bending을 인가한 소자는 source/drain(S/D) 중간에서 strain 값이 가장 높고 S/D에 가까워질수록 strain이 급격하게 감소한다. Parallel bending을 인가한 경우에는, channel 중앙에서 strain이 가장 높으나 전반적으로 균일한 strain 분포를 보인다. Strain의 최대 값은 parallel bending을 인가했을 때보다 perpendicular bending을 인가했을 때 더 높지만 S/D 근처의 strain은 parallel bending 조건에서 더 높다. 소자 특성에 주요한 영향을 미치는 영역과 strain 분포를 고려하여 intensive strain 영역과 extensive strain 영역으로 구성된 simplified 3D TCAD simulation 구조를 제안하였다. Perpendicular bending의 경우, intensive/extensive strain 영역이 전류 방향을 기준으로 직렬로 배열된다. 이 때, 문턱 전압이 높은 영역이 소자의 문턱 전압을 결정하기 때문에 전체 소자 특성 변화가 억제된다. 반면, parallel bending의 경우에는 intensive/extensive strain 영역이 병렬로 배열되며 이는 문턱 전압이 다른 transistor가 병렬로 연결된 것과 같다. 각 영역이 독립적인 전류 경로로 작용함에 따라 intensive strain 영역의 열화 경향이 소자 특성에 직접적으로 반영된다. 결과적으로 소자는 parallel bending에 더 취약한 것을 확인하였다. 또한, 제안한 3D TCAD 시뮬레이션 환경을 사용하여 extensive strain 영역의 위치 및 비율에 따른 소자 특성을 분석하였다. 전체 channel layer에서 S/D 근처 일부 영역의 strain을 제한하는 것만으로도 문턱전압 변동을 효과적으로 제한할 수 있는 것을 확인하였다. 이를 통해 기존에 flexible display에 적용해온 neutral plane을 활용한 strain을 제어 방법을 뿐만 아니라 소자의 일부 영역의 strain 제어를 통해 열화 억제가 가능함을 보였다. 이 방법은 전체 구조에 strain이 인가되는 stretchable display에서도 적용할 수 있어 다양한 형태의 차세대 display에 활용될 수 있을 것으로 예상된다. 이어서 논문의 후반부에서는 AOS TFT의 channel layer 내부 subgap state를 추측하는 deep neural network 모델을 제안하였다. 논문에서는 dataset를 생성하는 방법, data augmentation 및 전처리 방법, 모델 최적화, subgap parameter로부터 전류-전압 특성을 복원하는 decoding 기법, 모델 성능 평가 방법, curve fitting 정확도 검증 등 모델을 개발하는 전체 과정을 아우르는 framework를 서술하였다. 특히, data 전처리 방법과 모델 구조 최적화 guideline에 대해 상세히 다루었다. Data 전처리 과정에서 일반적으로 사용되는 log scale의 전류 유형의 입력 정보뿐 아니라 전압 유형의 정제되고 압축된 정보를 사용하는 것이 모델 성능을 향상시키는 것을 확인하였다. 이에 따라 소자 분석을 위한 인공신경망 모델에서 널리 활용될 수 있는 data 전처리 방법을 제안하였다. 더불어, 다중 출력 node를 가지는 regression 모델의 구조를 최적화하기 위한 guideline을 제시하였다. 모델 복잡도를 조절함에 있어 모델의 깊이를 줄이더라도 node 수를 증가 시키는 방향으로 구조를 선택하는 것이 유리한 경향을 보였다. 특히, 마지막 hidden layer의 node 수가 성능에 주요한 영향을 미친다. Subgap state 분포를 나타내는 parameter와 같이 개별적으로 출력하도록 모델을 분리할 수 없는 경우에 출력 정보간 간섭을 최소화하기 위해 마지막 layer의 node수를 증가시키는 것이 권장된다. 제안하는 모델이 기존의 수동 TCAD curve fitting 과정을 대체할 수 있는지 평가하기 위해 subgap state 정보를 I-V 특성으로 복원하는 decoding 기법을 개발하였다. 단순히 모델에서 출력된 subgap state parameter의 error만 평가하는 것이 아니라 제안하는 decoding 방법을 통해 전류-전압 특성의 정합도를 함께 평가하였다. 복원된 curve와 target curve의 정합도는 문턱 전압, on current 오차, 평균 전류 비를 기준으로 계산되었으며, 허용범위는 각각 0.2V 이내, 5% 이하, 1.2 이하이다. 전체 14,400개 test set 중 허용 범위 이내의 오차를 가지는 sample의 비율을 conformity로 나타내었다. 제안하는 모델의 conformity는 97% 이상으로 해당 DNN 모델이 수동 curve fitting 과정을 높은 성능으로 대체할 수 있음을 보였다. 본 연구에서 개발된 DNN 모델을 통해 oxide semiconductor TFT의 특성 분석 능률을 획기적으로 개선할 것으로 기대한다.