View : 252 Download: 0

Transprecision PageRank Architecture with Multi-Mode Sparse Matrix-Vector Multiplication

Title
Transprecision PageRank Architecture with Multi-Mode Sparse Matrix-Vector Multiplication
Authors
김휘진
Issue Date
2023
Department/Major
대학원 전자전기공학과
Publisher
이화여자대학교 대학원
Degree
Master
Advisors
김지훈
Abstract
With the development of Internet networks, the PageRank algorithm, which was initially developed to recommend important pages in Google’s web search systems, is widely used as the basis of various ranking systems in graph processing fields. However, PageRank algorithm requires Sparse Matrix-Vector Multiplication (SpMV) repeatedly which becomes main bottleneck for the calculation. In this study, we present transprecision PageRank architecture with multi-mode SpMV for half-to-single transprecision PageRank with real-world graphs. To support transprecision, where the operation performs in half-precision (FP16) initially and changes its precision to single-precision (FP32), the proposed transprecision architecture with multi-mode SpMV can performs both dual FP16 mode and single FP32 mode. In dual FP16 mode, the proposed architecture performs two FP16 SpMV in parallel, and in single FP32 mode, it performs one FP32 SpMV with the same hardware resources. Also, for the reduction of memory footprint, the proposed architecture supports the Compressed Sparse Row (CSR) format. In addition, dual-issue accumulator and multi-mode transprecision multiplier are presented to support both FP16 and FP32 modes. Validation of the proposed transprecision PageRank algorithm is performed with four real-world graph datasets, resulting in a low 0-4% error rate with 1.3x-1.9x speedup and 36.7-45.7% energy efficiency gain compared to single- precision PageRank computation without transprecision.;최근 인터넷 네트워크 시스템의 발달로, 수많은 양의 데이터가 생성되고 있다. 이 데이터셋들을 기반으로 유용한 정보를 추출하기 위한 다양한 알고리즘들이 개 발되고 있다. 특히 네트워크 내에서 서로 관계성을 포함하는 데이터는 노드와 엣 지로 구성된 그래프 형태를 가지고 있고, 이를 분석하기 위한 그래프 처리 알고리 즘이 더욱 중요해지고 있다. 그중 가장 대표적인 페이지랭크 알고리즘은 1998년 구글의 Larry Page가 개발한 이후, 현재까지도 랭킹 구조가 필요한 시스템에 널 리 응용되고 있다. 페이지랭크에서는 페이지랭크 벡터와 노드끼리의 관계를 담는 희소행렬을 곱하는 SpMV 연산을 반복적으로 진행하고, 이 부분이 알고리즘의 가 장 큰 병목현상으로 꼽힌다. 본 연구에서는 이를 효율적으로 연산하기 위해 FP16 에서 FP32로 연산 중간에 정밀도를 변환하는 transprecision 페이지랭크 아키텍 처를 제안하고, 이를 Multi-Mode SpMV와 함께 구현하였다. 본 아키텍처에서는 희소행렬 저장 포맷 중 CSR 포맷을 사용하여 COO 포맷에 비해 최대 38.2%의 메모리 공간을 절약하도록 하였다. 또한 효율적인 연산을 위해 곱셈기와 덧셈 누 산기를 하드웨어 리소스를 아낄 수 있도록 두 동작 모드 사이에서 리소스를 공유 하도록 설계하였다. 제안한 transprecision 페이지랭크 연산은 시뮬레이터를 사용 하여 정확도와 속도 측면에서 분석하였다. 그 결과, 0-4%대의 낮은 에러률로 기 존 FP32 연산과 비교했을 때 1.3-1.9배의 속도 향상과 함께 36.7-45.7%의 에너 지 효율 향상이 가능하였다.
Fulltext
Show the fulltext
Appears in Collections:
일반대학원 > 전자전기공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

BROWSE