Efficient Management Techniques for NVM-based Storage Systems

Abstract

Recently, with the advent of the multi-core systems and the increasing number of memory intensive applications in various fields, the demand for high speed, high capacity and low power consumption computer systems has been rapidly increasing. To meet these demands, a number of studies have been conducted on the use of next generation non-volatile memory (NVM) such as PCM and STT-MRAM as part of a computer system. Especially, NVM can be used as main memory through high speed and byte-addressability. It can also serve as secondary storage by non-volatility and large capacity. Because these characteristics are different from DRAM or HDD, a new effective management scheme is required for new computer system adopting NVM. In this dissertation, we discuss the performance of computer systems adopting NVM in the memory hierarchy and how to manage the systems efficiently. We first present efficient management scheme for a system that adopts PCM as a high-speed swap device. Our proposed scheme includes three management techniques: small paging, turning read-ahead option, a page replacement policy only based on the modified bit. The results show that the scheme improve the performance of PCM-based swap systems where the page fault handling time is sufficiently small. Also, we demonstrate that the performance does not degraded even with a small DRAM memory but the total energy consumption can be reduced significantly. We expect that the result leads to the transition of the legacy swap system structure of “large memory – slow swap” to a new paradigm of “small memory – fast swap” in the future. Secondly, we propose a new page replacement policy for the PCM-based swap systems. PCM has its limitations in that its write operation is slow and it allows only limited endurance cycles of 107-108. Therefore, our policy aims to reduce the amount of write traffic to PCM while reducing the number of page faults. To do so, it selects a victim considering the reference bit as well as modified bit. Specifically, it monitors the current load of memory systems, and defers the eviction of modified pages from memory appropriately without increasing the number of page faults. Simulation experiments show that the proposed policy reduces the write traffic to PCM by 160% without performance degradations. Lastly, we analyze and model page sizing problems in NVM-based storage systems. In the systems, we observe that system performance is sensitive to page size. Thus, we propose a method to detect and dynamically reflect optimal page size in systems equipped with NVM storage. To do this, we firstly model how memory performance varies with page size changes, and then validate the model. Based on this model, we also suggest an initial method to change to the optimal page size based on the system conditions online.;최근, 멀티 코어 시대의 도래와 다양한 분야에서의 메모리 집약형 응용의 증가로, 고속, 대용량 메모리, 저전력 컴퓨터 시스템에 대한 수요가 급증하고 있다. 이러한 요구사항을 충족하기 위해 PCM, STT-MRAM 같은 차세대 비휘발성 메모리를 컴퓨터 시스템의 일부로 활용하는 방안에 대해 다양한 연구가 이루어져왔다. 차세대 비휘발성 메모리의 경우 DRAM에 근접한 접근 속도와 바이트 단위의 접근 특성을 가지므로 주기억장치고 사용이 가능하며 동시에 비휘발성과 대용량화를 통해 보조 기억 장치의 역할도 수행할 수 있다. 이러한 점을 고려했을 때, 기존의 DRAM, HDD 기반의 시스템과는 전혀 다른 관리 기법이 요구된다. 본 학위 논문에서는 차세대 비휘발성 메모리 메모리 계층에 채택한 컴퓨터 시스템에 대한 성능을 분석하고 이를 어떻게 효율적으로 관리하는 방안에 대해 연구한다. 첫 번째로 가상 메모리 스왑 장치로 HDD대신 PCM을 사용할 경우 효율적인 관리 기법에 대해 기술한다. 제안하는 기법은 미세 규모 페이지 사용, 미리 읽기 비활성화, 문맥 전환 생략 등 PCM 스왑 환경에 적합한 관리 기법을 도입하고 기존 DRAM 크기를 대폭 줄여 메모리 시스템의 전력 절감과 성능 개선을 동시에 추구한다. 이를 통해 기존의 “대용량 메모리-느린 스왑”구조를 “소용량 메모리-고속 스왑”이라는 새로운 패러다임의 메모리 아키텍처로 전환을 이끌 것으로 기대한다. 둘째로, PCM기반 스왑 시스템을 위한 페이지 교체 정책을 제안한다. PCM은 읽기 연산 시간에 비해 쓰기 연산 시간이 느리고 107-108의 제한된 쓰기 횟수를 가진다는 점에서 한계가 있다. 따라서 제안하는 정책은 페이지 폴트를 줄이는 동시에 PCM에 발생하는 쓰기 량을 줄이는 것을 목표로 한다. 이를 위해 최근 참조 여부뿐 아니라 최근 수정 여부를 고려하여 교체 대상 페이지를 선택한다. 특히, 시스템 성능 저하를 막기 위해 현재 시스템의 메모리 상황을 관찰하고 수정 페이지에 대해 교체를 지연시킨다. 시뮬레이션기반 실험 결과 제안된 페이지 교체 정책은 시스템 성능 저하 없이 PCM에 발생하는 쓰기 발생 량을 160% 감소시키는 것을 확인하였다. 마지막으로, NVM 스토리지가 탑재된 시스템 및 워크로드 환경에서의 페이징 크기 문제를 분석하고 모델링한다. NVM 스토리지 환경에서는 페이지 크기가 성능에 영향을 미치는 민감도가 높아지게 된다. 따라서, 본 논문에서는 실제 데이터 접근 시간과 주소 변환 시간으로 구성되는 메모리 접근 시간에 대해 페이지 크기에 따른 변화를 관찰한다. 관찰 결과를 바탕으로, 서로 다른 페이지 크기에서의 메모리 접근 시간을 예측하는 모델을 제안하고 타당성을 검증한다. 또한, 모델을 기반으로 시스템 상황에 맞게 온라인으로 최적의 페이지를 결정할 수 있는 초기적인 방법을 제시한다. 각각의 연구 주제에 대해 본 학위 논문에서는 실제 시스템의 메모리 접근 트레이스를 이용하여 새롭게 제안한 기법의 시뮬레이터 개발을 통해 성능을 검증한다.