System Level Performance Analysis using Parameterized Models

Abstract

System-on-Chip(SoC) 제작에 있어서 Intellectual Property(IP)를 비롯하여 재사용하는 component가 증가하고 있다. 또한 기존의 구조를 변화시키지 않고 core 등의 일부분만을 바꿀 필요가 있는 derivative design의 경우에 빠른 개발 시간을 요구하고 있다. Time-to-market의 중요성과 재사용의 증가는 SoC에 Platform-Based Design이라는 방법론을 필요로 하게 되었다. 이 방법론은 application과 architecture를 분리해서 modeling 하기 때문에 architecture를 재사용하거나 기존의 설계된 block을 재사용하는데 도움을 준다. 이 방법론에서 application과 architecture modeling, mapping 과정을 거쳐 performance를 측정하게 된다. 이러한 과정에서 각각의 component가 어떤 기능을 수행하는지에 대해 자세하게 modeling하는 일은 많은 노력을 필요로 한다. 그리고 component와 architecture mapping 과정에서 행해져야 할 modeling 과정은 hardware/software co-design, interface를 고려해서 구현해야 하기 때문에 어려움이 따르게 된다. 더구나 modeling 과정과 mapping 과정을 끝낸 후의 완전한 시스템의 performance를 측정 할 경우도 이 system의 복잡도로 인하여 많은 simulation 시간을 요구하게 된다. 본 논문에서는 Platform-Based Design 과정에서 이러한 어려운 modeling 과정과 simulation시 소비되는 시간에 대한 문제를 해결하기 위한 방법을 제안한다. 이 방법은 각각의 내부 modeling을 하지 않고 각 block간의 data 흐름을 monitor 함으로 전체적인 performance를 측정한다. 그렇기 때문에 간단한 modeling 작업과 적은 simulation 시간을 소비하게 된다. 제안한 디자인 방법에 접근해보기 위해 performance analysis simulator를 만들었다. 전체 환경은 하드웨어 모델링이 적합한 SystemC를 이용하여 구현하였고 기본적인 bus-based architecture를 제공한다. 각 architecture를 구성하고 있는 component들은 parameterized model로 clock speed나 data bit 수 등을 parameter로 받아서 performance를 측정한다. 제작한 simulator를 이용하여 mpeg-2 decoder를 modeling하고 simulation 하여 그 성능을 분석하였다. ; Recently SoC Design needs a new design methodology to solve the difficulty of reusing component and the increasing of design time. Platform-Based Design is a solution to break through the problem. Platform-Based Design is the system level design which develops component and architecture separately. To obtain optimal performance a designer must iterate a process of architecture modeling, mapping and simulation. Modeling and simulating of complete system is difficult and spend a lot of time. In this paper we propose system level design methodology using parameterized model. This method makes it easy to describe components and architectures and the simulation process is very simple and fast so that development time will decrease. And we made a performance analysis simulator using SystemC to prove our methodology. Our simulator is composed of parameterized models which calculate delay using specified parameter(data width, clock speed, latency) and has bus-based architecture template. Based on our methodology MPEG-2 decoder was modeled and simulated to compare different mapping options on a fixed architecture template.