Bluetooth Baseband Processor의 하드웨어 설계

Abstract

Bluetooth, which is intended to replace the cables connecting portable and/or fixed electronic devices, is a universal short-range radio link via ad-hoc networks. A frequency hop transceiver is applied to combat interference and fading. A shaped, binary FM modulation is applied to minimize transceiver complexity. In this paper, I designed a Bluetooth Baseband Processor that compiles with Bluetooth specification version 1.1. This Baseband Processor is designed in Verilog RTL and implemented into a FPGA. The FPGA implementation is integrated with Link Manager software. The Baseband Processor carries out the Baseband protocols and other low-level link routines, and supports about maximal 700 kbps at 1Ms/s symbol rate and about maximal 5Mbps at 4Ms/s symbol rate.;개인 소유의 전자기기들이 다양해짐에 따라 무선 통신 기술을 이용하여 이들을 연결하려는 시도가 활발하게 이루어지고 있다. Bluetooth도 이러한 움직임 속에, 근거리에서 전자기기들을 무선으로 연결하기 위하여 통신업계들의 주도하에 고안된 통신 방법이다. 2.4GHz 대역에서 동작하여 전세계적으로 사용할 수 있으며 스펙이 공개되어 있다. 또 저가로 구현 가능한 통신 방식 채택 및 다양한 응용 profile을 스펙에 포함시켜 시장 경쟁성을 갖추고 있다. 본 논문에서는 Bluetooth의 Baseband 프로토콜과 low-level link routine을 수행하는 Baseband Processor를 설계하고 FPGA로 구현하여 테스트를 하였다. Bluetooth 스펙 버전 1.1을 분석하여 Baseband Processor의 역할 범위와 인터페이스 방법을 결정하였다. 그리고 이를 효율적으로 수행할 수 있는 알고리즘 및 하드웨어 구조를 연구하여 Register File, Controller, Datapath, Modem, Hop Selector, Clock Generator, 그리고 Interface 블록으로 구성하였다. 각 블록마다 그 기능과 설계시 고려해야 할 사항을 설명하였다. Verilog-HDL로 설계하고 FPGA로 구현한 뒤 Baseband의 상위 layer인 Link Manager와 함께 테스트를 하였다. 설계한 Bluetooth Processor가 스펙을 만족하는지 동작을 검증하였으며 그 과정을 정리하였다.