Scenario-Based System-on-Chip Performance Analysis on Virtual Platform for Edge Devices

Abstract

Recent advancements in hardware and software design have led to a surge in the complexity of System-on-Chip (SoC) semiconductor systems. SoCs consolidate widely used components like CPU, memory, I/O ports, GPU, DSP, and devices within a single chip. Microcontrollers (MCUs) such as ARM's Cortex-M series cater to compact, low- power embedded systems. The escalating complexity of SoCs underscores the significance of on-chip interconnect topology, which significantly impacts SoC performance. Efficient data transmission within the semiconductor system plays a pivotal role in performance, power consumption, and scalability. Optimized connection structures minimize data latency, offer efficient bandwidth, reduce power usage, and ensure reliable scalability, critically influencing SoC function and performance. Furthermore, active research explores SoC verification in virtual environments, enabling hardware and software development and validation without physical hardware. Simulations and testing in virtual environments streamline the entire process, from hardware and software design to fabrication, potentially saving time and costs associated with development and validation. This paper explores diverse SoC verification methods within Virtual Platforms, analyzing SoC performance across various scenarios. Thus, it demonstrates optimal SoC performance analysis through virtualization compared to traditional verification environments.;최근 하드웨어 및 소프트웨어 디자인이 발전하면서 시스템 반도체 (SoC)의 복잡성 또한 급증하는 추세이다. SoC 는 스마트폰과 컴퓨터에서 널리 사용되는 CPU, 메모리, 입출력 포트, GPU, DSP, devices 등을 하나의 칩안에 구현한 것이며, ARM 의 Cortex-M 시리즈와 같은 마이크로컨트롤러(MCU)는 소형 저전력 임베디드 시스템을 수용한다. SoC 의 복잡성 증가는 SoC 성능에 상당한 영향을 미치는 on-chip interconnect topology 의 중요성을 높인다. 시스템 반도체 내에서 효율적인 데이터 전송은 성능, 전력 소모 및 확장성에 큰 영향을 미친다. 최적화된 연결 구조는 데이터 지연을 최소화하고, 효율적인 대역폭을 제공하며, 전력 사용량을 감소시키며, 신뢰성 있는 확장성을 보장하여 SoC 기능 및 성능에 중추적인 역할을 한다. 또한 물리적 하드웨어 없이 하드웨어 및 소프트웨어 개발 및 검증이 가능한 가상환경에서의 SoC 검증이 활발히 연구되고 있다. 가상환경에서의 SoC 시뮬레이션 및 테스트는 하드웨어 및 소프트웨어 디자인부터 Fabrication까지의 실제 시스템 반도체 구현 과정을 간소화하여 개발 및 검증 시간 및 비용을 절약할 수 있다. 본 논문에서는 Virtual Platform 내의 on-chip interconnect topology 에 대한 다양한 SoC 검증 방법을 탐색하고, 다양한 시나리오를 적용하여 SoC 성능을 분석한다. 따라서 기존 검증 환경 대비 가상화를 통한 최적의 SoC 성능 분석을 보여준다.