CMOS Optoelectronic Receivers for Indoor LiDAR Sensors

Abstract

본 논문에서는 실내 모니터링용 LiDAR 센서 분야에서 저가의 솔루션을 제공하기 위한 CMOS 광전집적 수신기 IC를 소개한다. 먼저, bond-wires와 electro-static discharge (ESD) protection diodes에서의 원치 않는 신호 왜곡을 방지하기 위해 CMOS P+/N-well avalanche photodiode (APD)가 온칩으로 구현된 voltage-mode CMOS Feedforward (VCF) 광전집적 수신기(Rx) IC가 소개되었다. 높은 이득을 구현하는 피드포워드 트랜스임피던스 증폭기, 넓은 대역폭을 위해 negative impedance compensation을 사용하는 post amplifier와 같이 다양한 회로 기술들이 적용되었다. 측정결과, 93.4-dBΩ의 트랜스임피던스 이득, 790-MHz의 대역폭, 12.0-pA/√Hz의 평균 노이즈 전류 스펙트럼 밀도, 감지 거리 10 미터에 준하는 6.74-μApp의 최소 감지 신호, 1.8-V 전원 전압에 대한 56.6-mW의 전력 소비 성능을 보였다. 둘째, 180-nm CMOS 공정을 이용하여 제작된 완전 차동 CMOS 광전집적 수신기 IC가 제안되었다. 온 칩 P+/N-well APD가 집적되었으며, 입력단부터 완전 차동 구조를 구현하기 위한 이중 피드백 폴디드 캐스코드 완전 차동 트랜스 임피던스 증폭기 (DFD-TIA), DFD-TIA의 mismatch를 줄이기 위한 액티브 단일-차동 회로, 출력 전압의 대칭성을 개선하기 위한 크로스 커플링 인버터 기반 포스트 앰프, 이득을 높이고 대역폭을 넓히기 위한 negative impedance compensation이 적용된 two-stage 차동 앰프와 같은 다양한 회로 기술이 제안되었다. 측정 결과, 87-dBΩ의 트랜스임피던스 이득, 577-MHz의 대역폭, 15.4-pA/√Hz의 평균 노이즈 전류 스펙트럼 밀도, 감지 거리 10 미터에 준하는 4.18-μApp의 최소 감지 신호, 1.8-V 전원 전압에 대한 50.6-mW의 전력 소비 성능을 보였다. 10-mW의 평균 전력을 방출하는 850-nm 레이저 다이오드를 이용한 광 측정 결과, 50-cm의 짧은 거리에서도 840-ps의 FHWM을 갖는 1-ns의 광 펄스를 성공적으로 복구하였다. 마지막으로, 180-nm CMOS 공정을 이용하여 제작된 완전 통합 CMOS 광전집적 수신기 IC가 제안되었다. 온 칩 APD가 집적되었으며, DFD-TIA를 기반으로 하는 아날로그 프론트엔드에 2D-modified vernier time-to-digital converter (TDC)가 통합되었다. 해당 IC는 측정 시 고가의 레이저 드라이버와 타겟을 필요로 하지 않는 새로운 테스트 셋업을 제안한다. 또한, 복잡한 테스트 보드와 interconnection에서 오는 신호 왜곡을 피할 수 있다. high-speed input buffer, variable delay cell, resettable T-latch를 이용한 2D-modified vernier TDC 등 다양한 회로 기술이 소개되었다. 포스트 시뮬레이션 결과, 94.3-dBΩ의 트랜스임피던스 이득, 858-MHz의 대역폭, 11.8-pA/√Hz의 평균 노이즈 전류 스펙트럼 밀도, 1.8-V 전원 전압에 대한 20.9-mW의 전력 소비 성능을 보였고, 1-ns timing resolution의 4-bit TDC 디지털 코드를 출력한다. ;In this thesis, CMOS optoelectronic receiver ICs for low-cost indoor-monitoring LiDAR sensors have been presented. First, a voltage-mode CMOS Feedforward (VCF) optoelectronic receiver (Rx) IC with an on-chip avalanche photodiode (APD) realized in a 0.18-μm CMOS process is introduced, where the on-chip CMOS P+/N-well APD was implemented to avoid the unwanted signal distortion from bond-wires and electro-static discharge (ESD) protection diodes. Various circuit techniques are exploited in this work, such as the feedforward transimpedance amplifier for high gain, and a post amplifier with negative impedance compensation for wide bandwidth. Measured results demonstrate 93.4-dBΩ transimpedance gain, 790-MHz bandwidth, 12-pA/√Hz noise current spectral density, 6.74-μApp minimum detectable signal that corresponds to the maximum detection range of 10 meters, and 56.5-mW power dissipation from a 1.8-V supply. Second, a fully differential CMOS optoelectronic receiver IC with on-chip APD realized in a 180-nm CMOS process is presented. As an on-chip optical detector, a CMOS P+/N-well APD is integrated. Also, various circuit techniques are proposed, such as dual-feedback folded-cascode differential transimpedance amplifier (DFD-TIA) to achieve fully differential signaling from the input stage, active single-to-differential converter to minimize the inherent mismatches of the preceding DFD-TIA, a cross-coupled inverter-based post-amplifier to improve the symmetry of the output voltage swings, and a two-stage differential amplifier with negative impedance compensation to obtain gain-boosting and wide bandwidth characteristics. Measured results of the proposed optoelectronic receiver IC demonstrate 87-dBΩ transimpedance gain, 577-MHz bandwidth, 15.4-pA/√Hz noise current spectral density, 4.18-µApp minimum detectable signal that corresponds to the maximum detection range of 10 meters, and 50.6-mW power dissipation from a 1.8-V supply. Optical measurements utilizing an 850-nm laser diode with the average power of 10-mW reveal that the proposed IC successfully recovers 1-ns light pulses with the FHWM of 840-ps even at the short distance of 50 centimeters. Finally, a fully integrated CMOS optoelectronic receiver IC with on-chip APD realized in a 180-nm CMOS process is described, in which a 2D-modified vernier time-to-digital converter (TDC) is integrated with the analog front end based on DFD-TIA. This work proposes a new test setup, which does not mandate a high-cost laser driver and a target for the measurement. Also, signal distortions come from complex PCBs and interconnections can be avoided. The various circuit techniques are introduced, such as a high-speed input buffer, a variable delay cell and 2D-modified vernier TDC with resettable T latch. Post-simulated results of the proposed fully integrated optoelectronic receiver IC demonstrate 94.3-dBΩ transimpedance gain, 858-MHz bandwidth, 11.8- pA/√Hz noise current spectral density, and 20.9-mW power dissipation from a 1.8-V supply, 1-ns timing resolution with 4-bit TDC output digital codes.