Optimization Method for the Memory Performance of Poly-Si 1T-DRAM

Abstract

현대 사회는 빅데이터 사회로 방대한 양의 데이터를 빠르고 정확하게 처리하기 위해서는 고성능 메모리가 반드시 필요하다. 그 중 Dynamic Random Access Memory (DRAM)은 1트랜지스터-1캐패시터의 비교적 간단한 구조로 동작 속도가 빠르고 고집적이 가능하여 각종 전자기기의 주 메모리로 사용되어 왔다. DRAM은 캐패시터 안에 저장되는 전하의 차이로 데이터를 구별하며 안정적인 메모리 동작을 위해 일정 이상의 정전용량이 확보되어야 한다. 그러나 단위 셀의 크기가 감소함에 따라 정전용량을 유지하기 위한 캐패시터 공정의 난이도가 높아지고 있고 이로 인해 DRAM의 집적화는 한계에 도달하였다. 이러한 DRAM의 한계를 극복하기 위한 다양한 차세대 메모리가 주목을 받고 있다. 그 중 capacitor-less 1T-DRAM은 하나의 SOI (Silicon On Insulator) 트랜지스터만 이용한 메모리 소자로 전류 차이를 이용해 데이터를 구별한다. 특히, polysilicon(poly-Si)을 body 물질로 하는 poly-Si 1T-DRAM은 3D 적층이 가능하여 집적도를 크게 향상시킬 수 있고 SOI 구조를 위한 공정이 silicon body 1T-DRAM과 비교하였을 때 비교적 쉽고 경제적이라는 장점이 있다. 뿐만 아니라, poly-Si 1T-DRAM은 body내에 분포하는 grain boundary (GB)를 전하 저장 공간으로 이용하여 메모리 동작을 수행하므로 body두께가 아주 얇은 fully depleted-SOI (FD-SOI) 소자에서도 동작이 가능하다. 이러한 장점들로 인해 poly-Si 1T-DRAM은 차세대 메모리 소자로 큰 주목을 받고 있고 poly-Si 1T-DRAM의 동작 특성에 대한 다양한 연구가 이어지고 있다. 그러나 poly-Si 1T-DRAM 소자는 메모리 성능이 비교적 작고 공정 중에 무작위로 형성되는 GB 특성에 의해 메모리 성능이 크게 변화한다. 따라서 본 논문에서는 안정적인 메모리 동작을 위한 poly-Si 1T-DRAM 소자 최적화 방안에 대해 제안한다. 수직 방향의 GB만 있는 메모리 소자에서 GB의 분포, 소자 파라미터, 동작 전압이 메모리 성능에 미치는 영향을 분석하였다. 또한, 수직 방향 GB의 특성에 따른 메모리 성능의 산포를 줄이기 위한 방안으로서 수평 방향 GB를 가진 소자의 메모리 동작 특성에 대하여 연구하였다.;A capacitor-less one-transistor dynamic random-access memory cell that uses polysilicon body (poly-Si 1T-DRAM) have been studied to overcome the scaling issues of conventional one-transistor one-capacitor dynamic random-access memory (1T-1C DRAM). A poly-Si 1T-DRAM cell operates as a memory device even in a fully depleted-silicon on insulator (FD-SOI) structure with no floating body (FB) area. Also, poly-Si 1T-DRAM cell enable a 3D stack architecture to increase the integration density of the cell. In this paper, we proposed several methods to optimize the memory performance of poly-Si 1T-DRAM cell by analyzing the memory characteristics of the cell under various conditions. The Write“1” drain voltage should be lowered for improving the short channel effects (SCE) and a thick body is required to increase sensing margin and retention time. Also, lateral directional grain boundary (GB) is necessary for reducing the performance variation depending on the location of vertical directional GB which is randomly determined during fabrication. Therefore, these conditions should be considered in poly-Si 1T-DRAM fabrication for optimized memory operation.