View : 863 Download: 0

Full metadata record

DC Field Value Language
dc.contributor.advisor박성민-
dc.contributor.author박윤지-
dc.creator박윤지-
dc.date.accessioned2020-08-03T16:30:59Z-
dc.date.available2020-08-03T16:30:59Z-
dc.date.issued2020-
dc.identifier.otherOAK-000000167595-
dc.identifier.urihttp://dcollection.ewha.ac.kr/common/orgView/000000167595en_US
dc.identifier.urihttps://dspace.ewha.ac.kr/handle/2015.oak/254573-
dc.description.abstractIn this thesis, fully differential CMOS transimpedance amplifiers are presented to provide a potential for low-power and noise-immune solutions in the fields of LiDAR sensors. First, a bootstrapped fully differential CMOS transimpedance amplifier (BFD-TIA) is introduced, in which a novel mirrored-cascode input configuration is proposed to create fully differential signaling that is particularly constructed by passing the inverted voltage output at the drain node of the common-source transistor in the cascode input stage over to the gate of the mirrored differential stage via an AC-coupling capacitor. Moreover, a bootstrapping circuit technique is exploited at the cascode input stage so as to reduce the direct impact of the parasitic photodiode capacitance upon the bandwidth and noise performance degradation. Test chips of the BFD-TIA were implemented in a 0.13-μm CMOS technology. Measured results demonstrate the transimpedance gain of 86 dBΩ with 500-Mb/s operation speed for a 0.5-pF photodiode capacitance, the average noise current spectral density of 7.5 pA/sqrt(Hz) corresponding to the estimated optical sensitivity of –23 dBm, and the power consumption of 24 mW from a single 1.2-V supply. The chip core occupies the area of 0.022 mm^2. Second, a dual-feedback folded-cascode fully differential transimpedance amplifier (DFD-TIA) is described, in which a novel dual-feedback folded-cascode architecture is proposed for high transimpedance gain and low input impedance characteristics, and also an active single-to-differential (ASD) circuit is suggested to yield fully differential signaling even at the input stage. In addition, a cross-coupled inverter-based post-amplifier (CI-PA) and a current-mode-logic (CML) post-amplifier exploiting an adaptive source-degeneration technique are introduced to boost the gain and also to obtain wide input dynamic range. Simulations were conducted for the proposed DFD-TIA by utilizing the model parameters of a standard 65-nm CMOS technology, demonstrating the variable transimpedance gain of 66~84 dBΩ with the corresponding 300~430-MHz bandwidth for 1.6-pF photodiode capacitance, the power supply rejection ratio of –77.2 dB at 100 kHz, and the power dissipation of 30 mW from a single 1.2-V supply. Also, the simulated pulse response reveals that the DFD-TIA can detect the reflected input pulses from the targets within 0.3~8.7 meter range owing to the automatic gain control. The chip core occupies the area of 0.017 mm^2.;본 논문에서는 LiDAR 센서 분야에서 저전력 및 저잡음 솔루션을 제공하기 위한 완전 차동 CMOS 트랜스 임피던스 증폭기를 소개한다. 먼저, 부트스트랩 완전 차동 CMOS 트랜스 임피던스 증폭기 (BFD-TIA) 를 제안하였다. 이는 캐스코드 입력 단 및 미러링 된 차동 단으로 이루어져 있는 완전 차동 입력 구조를 갖는다. 특히, 캐스코드 입력 단의 공통 소스 트랜지스터의 드레인 노드에서 반전된 출력을 미러링 된 차동단의 게이트로 AC 커플링 커패시터를 통해 전달해줌으로써 차동 구조를 구현하였다. 또한, 대역폭 및 노이즈 성능을 악화시키는 기생 포토다이오드 커패시턴스의 직접적인 영향을 감소시키기 위해 캐스코드 입력 단에 부트스트랩 회로 기술을 적용하였다. BFD-TIA의 테스트 칩은 0.13-μm CMOS 공정을 사용하여 제작하였다. 측정 결과, 0.5-pF 포토 다이오드 커패시턴스에 대해 500 Mb/s의 동작 속도와 86 dBΩ의 트랜스 임피던스 이득을 가지며, -23 dBm의 수신 감도에 해당하는 7.5 pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도, 그리고 단일 1.2V 전원 전압에 대해 24 mW의 전력 소비 성능을 보였다. 칩 코어의 크기는 0.022 mm^2의 면적을 차지한다. 둘째, 이중 피드백 폴디드 캐스코드 완전 차동 트랜스 임피던스 증폭기 (DFD-TIA) 를 제안하였다. 높은 트랜스 임피던스 이득 및 낮은 입력 임피던스 특성을 위해 새로운 이중 피드백 폴디드 캐스코드 구조를 제안하였으며, 입력 단에서부터 완전 차동 신호를 생성하기 위해 액티브 단일-차동 회로를 구현하였다. 또한, 이득을 높이고 입력 다이나믹 레인지를 넓히기 위해 크로스 커플링 인버터 기반 포스트 앰프 및 적응형 소스 디제너레이션 조절 기술을 활용한 전류 모드 로직 포스트 앰프를 설계하였다. 표준 65-nm CMOS 공정의 모델 파라미터를 사용하여 제안한 DFD-TIA의 시뮬레이션을 수행하였으며, 1.6-pF 포토다이오드 커패시턴스에 대해 66 ~ 84 dBΩ의 가변 트랜스 임피던스 이득과 300 ~ 430 MHz의 대역폭 성능을 얻었다. 또한, 100 kHz의 주파수에서 –77.2 dB의 PSRR 성능을 가지며, 단일 1.2-V 전원 전압에 대해 30 mW의 전력을 소모한다. 시뮬레이션 펄스 응답 결과를 통해 DFD-TIA가 자동이득 조절 기능으로 0.3 ~ 8.7 미터 범위 내에 있는 대상으로부터 반사 된 입력 펄스를 감지 할 수 있음을 알 수 있다. 칩 코어의 크기는 0.017 mm^2의 면적을 차지한다.-
dc.description.tableofcontentsⅠ. Introduction 1 Ⅱ. Bootstrapped Fully Differential CMOS TIA 4 A. Circuit Description 4 1. Mirrored-Cascode Input Stage 5 2. Bootstrapping Stage 9 B. Measured Results & Discussion 11 Ⅲ. Dual-Feedback Folded-Cascode Fully Differential TIA 18 A. Circuit Description 18 1. Dual-Feedback Folded-Cascode Input Stage 19 2. Active Single-to-Differential Stage 22 3. Cross-Coupled Inverter-Based Post-Amplifier 25 4. Adaptive Source-Degeneration Control PA 26 B. Post Layout Simulation Results & Discussion 28 IV. Conclusions 36 References 37 Publications and Awards 39 국문 초록 41-
dc.formatapplication/pdf-
dc.format.extent1514684 bytes-
dc.languageeng-
dc.publisher이화여자대학교 대학원-
dc.subject.ddc000-
dc.titleFully Differential CMOS Transimpedance Amplifiers for LiDAR Applications-
dc.typeMaster's Thesis-
dc.format.pagevi, 42 p.-
dc.identifier.thesisdegreeMaster-
dc.identifier.major대학원 전자전기공학과-
dc.date.awarded2020. 8-
Appears in Collections:
일반대학원 > 전자전기공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

BROWSE