Analytical Model of Poly-Si channel SOI-JLFET

Abstract

본 연구의 목적은 SOI-JLFET 소자의 current-voltage model 모델링을 통해 4차 산업혁명 시대에 차세대 메모리 소자로써 각광받고 있는 SOI-JLFET이 구현될 수 있도록 하는 데 있다. 기존의 복잡한 model이 아닌 정확하고 간단한 current-voltage model을 구현하고자 하였으며, Poisson equation을 이용하여 SOI-JLFET 모델링을 진행하였다. 제안하는 model은 accumulation, accumulation-depletion, depletion 세 영역으로 나누어 모델링 하였고, 이로 인해 정확도를 갖게 되었다. Poisson equation을 사용하여 각 영역에서의 charge density를 구하였고, 이를 바탕으로 각 영역에 해당하는 boundary condition을 적용함으로써 전류 값을 계산할 수 있다. 각 영역은 smoothing function을 통해 continuous한 값을 갖도록 모델링 하였다. 실제 circuit simulator에서도 사용 가능하도록 analytical한 model로 개발하였으며, 이는 제안하는 model을 Verilog-A로 설계하여 HSPICE에서 실제 구현해봄으로써 검증할 수 있었다. Model의 검증은 TCAD simulation의 결과와 HSPICE로 구현한 model의 결과를 비교하여 진행하였다. 결과적으로, 제안한 model은 n-type과 p-type SOI-JLFET에서 모두 높은 정확도를 보였으며, 소자 구조 변수인 channel thickness, oxide thickness 등의 변화와 channel doping concentration의 변화에 따라 달라지는 전류 값도 잘 반영함을 알 수 있었다. 뿐만 아니라 channel의 물질이 Si인 경우만 아니라 Poly-Si인 경우에도 제안하는 model이 simulation 결과와 매우 높은 일치도를 보였으며, Poly-Si의 물질 특성 변화 또한 model이 반영하고 있음을 검증하였다.;In this study, we propose an accurate and simple current-voltage model for an SOI-JLFET based on a solution of the Poisson equation. The model is divided into three regions: accumulation, accumulation-depletion, and depletion. The charge density in each region is calculated with the Poisson equation and region-specific boundary conditions, and then the current is obtained by integrating the charge density with consideration of the V_ds effect. The proposed model, which was implemented in HSPICE using Verilog-A, was validated using TCAD simulation for various physical conditions such as SOI channel thickness, gate oxide thickness, and channel doping concentration type. Furthermore, proposed model can be modeling the Poly-Si channel SOI-JLFET which have advantage in scaling and integrated circuit. According to simulation results by the error rate calculation, our model shows more than 90% accuracy.