View : 163 Download: 0

Advanced Macro-Model of Spin-Transfer Torque-Magnetic Tunnel Junction (STT -MTJ) and Its Application for Spin Transfer Torque-Magnetoresistive Random Access Memory (STT -MRAM)

Title
Advanced Macro-Model of Spin-Transfer Torque-Magnetic Tunnel Junction (STT -MTJ) and Its Application for Spin Transfer Torque-Magnetoresistive Random Access Memory (STT -MRAM)
Other Titles
Switching 특성과 전압/온도 의존성을 고려한 STT-MTJ 매크로모델 제안과 새로운 STT-MRAM array architecture에 관한 연구
Authors
임혜인
Issue Date
2016
Department/Major
대학원 전자공학과
Publisher
이화여자대학교 대학원
Degree
Doctor
Advisors
신형순
Abstract
Conventional semiconductor-based device approaches to technical and physical limitations as the technology node shrinks. Recently, spin-transfer torque-magnetoresistive random access memory (STT-MRAM) which is spintronics-based memory device has emerged as a promising candidate for the next generation of nonvolatile memory instead of traditional memory such as DRAM, SRAM, or flash memory. STT-MRAM has many advantages, including non-volatility, high speed, scalability, low power dissipation, and high endurance. The object of this dissertation is to propose a circuit-level model of a magnetic tunnel junction (MTJ) that accurately depicts the spin-transfer torque switching behavior of an MTJ along with its voltage/temperature dependency. The unified switching model is suitable for the circuit-level model because the model seamlessly covers the entire current pulse width region. Based on this switching behavior model, a method of dynamic current monitoring is proposed for an advanced circuit-level model. The design margin in the read/write circuits with an MTJ is analyzed to demonstrate the effectiveness of the model. In addition, a new architecture for STT-MRAM was proposed to overcome the limitations of traditional STT-MRAM architecture. STT-MTJ was combined with a 2-terminal selector device instead of a 3-terminal CMOS transistor to compose the crossbar array architecture for increasing the density. The characteristics of the crossbar array architecture for STT-MRAM were then investigated for various circumstances. Dynamic write operation simulation was performed for various magnitudes of parasitic line capacitance. In addition, comparison of the floating bias scheme with the 1/2 bias scheme was carried out through dynamic crossbar array simulation. It was found that write errors may be induced in the floating bias scheme by abnormal glitches occurring when the parasitic capacitance becomes large. The transient response of a crossbar array is also investigated with parasitic device capacitance. The read access time is determined for various array sizes and parasitic device capacitances. The results show that the read access time increases with the array size and parasitic capacitance, particularly the selector capacitance. The simulation results reveal that the selector capacitance has a greater effect than the resistor capacitance on the read access time because of the large time constant. The STT-MRAM crossbar array is integrated with core operation circuits. The bidirectional WL/BL drivers and the reference voltage generation circuit are proposed to determine the data of STT-MTJ cells and improve the scalability and stability. Finally, successive read and write operation simulation is conducted to verify the performance of STT-MTJ macromodel and the crossbar array with core operation circuits. As this dissertation suggests the switching and voltage/temperature characteristics model of MTJ and a new architecture for STT-MRAM, it can be applied to a wide range of STT-MRAM designs.;반도체 기반 전자소자 기술은 물리적 현상 및 공정에 있어서 근본적인 기술적 한계에 접근하고 있다. 따라서 이러한 한계를 극복할 수 있는 새로운 차세대 소자 기술이 요구되고 있다. 이러한 요구에 따라 등장한 것이 바로 스핀트로닉스 기술이다. 특히, 스핀트로닉스 기술을 이용한 스핀전자소자의 개발을 통해 기존 반도체 기반 소자의 한계를 극복 할 수 있을 것으로 전망되고 있다. 스핀 전자소자 중에서도 STT 현상에 기반한 STT-MRAM은 휴대전화, 무선 기기, 위성 통신 등으로 그 가능성이 무한하다. STT-MRAM 소자의 상용화를 앞당기기 위해서는 회로 시뮬레이터를 사용하여 STT-MTJ의 특징을 정확하게 재현할 수 있는 모델이 필요하며 현재까지는 STT 현상을 반영한 MTJ 소자 모델이 많지 않다. 따라서 STT-MTJ의 물리적 특성을 정확히 구현한 모델이 반드시 필요하다. 본 논문에서는 STT-MTJ의 두 가지 중요한 특성인 switching 특성과 저항의 전압/온도 의존성을 모두 정확하게 나타낼 수 있는 모델을 제시하였다. 전류의 pulse width의 전 영역에서 정확한 switching 특성을 나타내기 위하여 thermal activation switching 특성과 precessional switching 특성을 모두 고려한 모델을 새롭게 제시하였다. 또한 기존에 각각 개발되어 있던 저항의 인가 전압 의존성과 온도 의존성을 하나의 모델로 통합하여 제시하였으며, 이를 회로 simulation에 적용할 수 있는 매크로모델로 발전시켰다. 제시한 매크로모델은 인가 전압의 pulse width를 정확하게 monitoring 할 수 있도록 integration scheme을 적용하였으며, 모델이 STT-MTJ의 특성을 정확하게 구현하고 있음을 확인하였다. 또한, read/write 동작 시 design margin을 평가하여 모델의 효용성을 확인하였다. 단일 STT-MTJ 소자 특성 모델링에서 나아가 STT-MRAM의 집적도를 높일 수 있는 새로운 array architecture를 제안하였다. 본 논문에서는 STT-MTJ를 기존의 3-terminal 소자인 transistor를 선택소자로 사용하는 것 대신에, 새롭게 2-terminal 소자인 selector를 선택소자로 사용하여 crossbar array를 구성하여 그 특성을 평가하였다. 먼저, crossbar array의 기본적인 전기적 특성을 확인하여 앞서 제안한 STT-MTJ 모델이 제대로 동작함을 확인하였다. 그 후, array의 parasitic line capacitance와 device capacitance의 영향을 HSPICE transient simulation을 통해 분석하였다. 그 결과, parasitic line capacitance의 크기가 클수록, write 동작 시에 비정상적인 glitch 현상을 보이면서 write disturb 문제를 일으킬 수 있음을 보였다. 또한, parasitic device capacitance의 크기가 클수록, 특히 selector의 parasitic capacitance의 크기가 클수록 read 동작 시에 speed가 느려짐을 보였다. 따라서 array의 parasitic line capacitance와 parasitic selector capacitance의 크기를 줄이는 것이 중요하다. Crossbar array의 특성을 분석한 후, 이를 구동시키기 위한 주변 구동회로에 대해 제안하였다. 특히, STT-MRAM의 특성에 맞는 bidirectional WL/BL driver를 제안하였다. 이와 더불어, 기존의 고저항을 사용하던 reference voltage generation circuit을 transistor를 이용하여 새롭게 제시하였으며, 이는 면적을 줄이고 control 신호의 변화에 더 안정적인 특성을 보임을 확인하였다. 최종적으로 연속적인 read/write 동작 시뮬레이션을 함으로써, STT-MTJ 모델과 STT-MRAM crossbar array, 그리고 주변 구동회로가 모두 정확하게 동작함을 확인하였다. 이와 같은 연구 결과는 STT-MRAM의 design을 하는데 있어 상당한 이해와 도움을 줄 것으로 기대된다.
Fulltext
Show the fulltext
Appears in Collections:
일반대학원 > 전자공학과 > Theses_Ph.D
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE