View : 321 Download: 0

Full metadata record

DC Field Value Language
dc.description.abstractGate driver Inserted Panel(below GIP) is the circuit which is receiving attention for decreasing a cost of packing and assembly by realizing Gate driver circuit to TFT-LCD glass panel directly. Also, it is studied minimum area bezel design and counterplan of HD display. In this paper, we organized CLK Generator and Gate driver circuit by using a-IGZO TFT. By adding CLK Generator, we were able to design Gate driver circuit which can operate with only one CLK signal and simulation was operated with it. Simulation was operated by using SmartSpice and a-IGZO LG Display’s TFT transistor was used. Circuit was organized for targeting 84” UHD TFT-LCD. CLK Generator produced CLK# from the inside with VDD, VSS, CLK, VST which are signal from outside. Produced CLK# operated Shift Register and identified gate output through simulation. Also, we are going to describe feature of circuit such as area, power consumption and voltage stress. ;Gate driver Inserted Panel(이하 GIP)는 Gate driver회로를 TFT-LCD 유리기판에 직접 구현함으로써 packing과 assembly의 비용을 낮추는 대안으로써 주목 받고 있는 회로이다. 또한 최소 면적 bezel design과 고해상도 display의 대응기술로도 활발히 연구되고 있다. 본 논문에서는 a-IGZO TFT 사용하여 CLK Generator와 Gate driver circuit를 구성하였다. CLK Generator를 추가함으로써, 하나의 CLK신호만으로도 동작하는Gate driver 회로를 구현하였고 이에 대해서 시뮬레이션을 수행하였다. SmartSpice를 사용하여 시뮬레이션을 진행하였으며 a-IGZO TFT 소자는 LG Display에서 제공한 모델을 사용하였다. 84인치 UHD급 TFT-LCD를 타깃으로 회로를 구성하였다. CLK Generator를 사용하여 외부에서 들어오는 신호인 VDD, VSS, CLK, VST로 내부에서 CLK#를 생성하였다. 생성된 CLK#가 Shift Register를 구동하여 출력 값인 gate output이 나옴을 시뮬레이션을 통해서 확인하였다. 또한 회로의 사이즈, 전력소모 및 voltage stress에 대해서 기술하겠다.-
dc.description.tableofcontentsⅠ. INTRODUCTION 1 Ⅱ. TFT-LCD 3 A. 액정 디스플레이 3 B. THIN FILM TRANSISTOR 6 C. TFT-LCD의 동작원리 7 D. GATE DRIVER INSERTED PANEL 9 Ⅲ. 기존 연구내용 12 A. VOLTAGE STRESS를 줄이기 위한 회로 구현 방법 14 1. a-Si Robust Gate Driver for 7.0-in. WVGA LCD Panel 14 2. Design of Bidirectional and Highly Stable Integrated Hydrogenated Amorphous Silicon Gate Driver Circuits 16 3. Highly Stable a-Si TFT Gate Driver With Simple Logic Circuit 18 4. Integrated a-Si TFT Gate Driver with Reducing Clock Duty Ratio 20 5. Integrated a-Si:H TFT Gate Driver Circuits on Large Area TFT-LCDs 21 6. 정리 23 B. DEPLETION MODE를 보완하기 위한 회로 구현 방법 24 1. New Depletion-Mode IGZO TFT Shift Register 24 2. Oxide TFT Scan Driver with Dynamic Threshold Voltage Control 25 3. A Low Power Scan Driver Circuit for Oxide TFTs 27 4. A depletion-Mode a-IGZO TFT shift Register With a Single Low Voltage Level Power Signal 28 5. 정리 29 Ⅳ. DESIGN OF GATE DRIVER CIRCUITS USING A-IGZO TFT 30 A. 제안하는 회로의 BLOCK DIAGRAM 32 B. 세부회로 설명 34 1. CLK Generator의 구성 35 2. Buffer의 구성 44 3. Shift Register 46 C. ENABLE을 통한 전력소모 감소 51 1. Enable을 적용한 회로의 개념 51 2. Enable Block의 구성 53 3. Enable Block의 문제점 55 Ⅴ. SIMULATION 결과 및 분석 58 A. 회로 동작 조건 58 B. SIMULATION 결과 및 분석 63 1. Gate outputs 63 2. VT0에 따른 timing 측정 65 3. Block별 회로의 사이즈, 전력소모 및 voltage stress 68 Ⅵ. FUTURE WORK 74 Ⅹ. CONCLUSION 76 참고문헌 79 ABSTRACT 82-
dc.format.extent3586747 bytes-
dc.publisher이화여자대학교 대학원-
dc.titleDesign of Gate Driver Circuits Using a-IGZO TFT for Ultra High Resolution Display-
dc.typeMaster's Thesis-
dc.creator.othernameKim, Ji Ah-
dc.format.pageviii, 83 p.-
dc.identifier.major대학원 전자공학과- 2-
Appears in Collections:
일반대학원 > 전자공학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
RIS (EndNote)
XLS (Excel)


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.