회로도 생성을 위한 개선된 배치 및 배선 알고리즘

Abstract

본 논문에서는 설계자동화 시스템의 중간결과인 네트리스트로부터 회로도를 생성해 내는 회로도 생성 시스템을 다룬다. 회로도 생성에 있어서 가장 중요한 문제는 생성된 회로도의 간결성과 이해의 용이성에 있으며, 이는 구체적으로 회로도에서 신호선의 교차수와 꺾임수에 영향을 받는다. 이를 위하여, 본 논문에서는 회로도 생성을 위한 개선된 배치 및 배선 알고리즘을 제안한다. 본 회로도 생성 시스템은 이차원 평면상에 게이트들을 배치하고 배치된 게이트들의 신호선을 연결하는 배선과정을 거쳐 최종결과인 회로도를 생성한다. 배치 단계는 두 단계로 이루어지는데, 먼저 수평 배치 단계에서는 역방향 레벨화 과정을 통해 평면상에서 게이트의 x자표를 결정한다. 수직 배치 단계에서는 '가상 영역분할' 기법을 제안하고, 이를 이용하여 각 게이트의 상대적 y좌표를 효율적으로 계산하는 알고리즘을 제안한다. 또한 각 게이트들의 정확한 y좌표를 결정하기 위해, FDR(force directed relaxation) 방법을 역방향으로 적용하여 수직 배치를 재조정한다. 배선 단계에서는 피이드스루(feed-through) 할당 이후에 피이드스루를 고려하여 각 노드의 핀 교체를 수행하는 개략 배선 알고리즘을 사용한다. 본 논문에서 제안된 배치 및 배선 알고리즘의 성능을 평가하기 위한 실험결과를 살펴보면, 회로도 분석의 장애 요인인 신호선의 꺾임과 교차수가 기존의 시스템에 비해 줄어들어 성능이 향상되었음을 알 수 있었다. 이를 통해, 회로도의 간결성과 이해의 용이성이 제공되어 설계자의 설계작업에 도움을 줄 수 있다.;In this thesis, we describe a schematic generation problem which generates a schematic diagram from netlist of design automation system. The main objectives on this domain are to increase the readability and the clarity of schematic. In order to achieve these objectives, improved placement and routing algorithms for schematic generation are proposed. This schematic generation system includes the gate placement stage and the net routing stage. The placement stage is divided into the horizontal placement and the vertical placement. The horizontal placement phase determines x-coordinates of gates by backward levelization. The vertical placement phase determines the relative y-coordinates of gates by 'virtual region partition' method, which divides a schematic diagram into gate groups by signal nets. The final values of y-coordinates are decided by adjustment of vertical placement through the backward FDR(force directed relaxation) method. In routing stage, gates are connected after pin swapping that considers fed-through. The experimental results show that the number of intersection and bending of signal nets decreased significantly compared with existing system. Therefore, the proposed algorithms make it easy for designers to understand the design.