View : 139 Download: 0

Design of high performance MRAM circuits for synchronous operation

Title
Design of high performance MRAM circuits for synchronous operation
Authors
김혜진
Issue Date
2003
Department/Major
과학기술대학원 정보통신학과
Publisher
이화여자대학교 과학기술대학원
Degree
Master
Abstract
This thesis presents the design and implementation of a synchronous MRAM which operates at high speed. Its sensing circuit has very simple structure while providing stable operation. Voltage-controlled transistor switch limits the voltage across the magnetic tunnel junction(MTJ) under 400mV while reading. The circuit layout is small enough to fit into 4-cell pitches that high speed synchronous operation is made possible in MRAMs as in DRAMs or SRAMs. 256bit synchronous MRAM is designed and implemented using 0.35um technology, which can perform reliable read and write operation at 100MHz. The fabricated chip is proven to be functional. ;전자제품의 소형화, 휴대화로 비 휘발성 메모리의 필요성이 증대되고 있는 요즘, MRAM은 비 휘발성이면서도 반 영구적인 수명, low power, high density 등의 장점을 가지고 있어 현재 상용화 가능성이 큰 차세대 메모리로 그 연구가 활발히 진행되고 있다. MRAM의 cell로 사용되는 MTJ는 그 고유 특성상 인가된 전압이 임계전압 이상이 되면 storage cell로서의 기능을 할 수 없게 되는데, 이 때문에 MRAM architecture에는 기존 DRAM이나 SRAM의 sense amplifier 구조를 그대로 사용할 수 없다. 지금까지 이러한 MRAM cell의 특성을 반영한 여러 sensing scheme이 발표 되었으나, 대부분의 경우 sensing circuit의 크기가 크고 복잡해 기존 DRAM이나 SRAM처럼 high speed synchronous operation은 불가능하다. 본 논문에서는 간단한 구조로도 MTJ 양단 전압을 효과적으로 조절할 수 있으면서도 4 cell pitch에 layout이 가능한 sensing scheme을 이용해 high speed에서 page mode로 동작하는 synchronous MRAM의 full ship을 구현해 보았다.
Fulltext
Show the fulltext
Appears in Collections:
과학기술대학원 > 정보통신학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE