View : 122 Download: 0

WCDMA/cdma2000 Dual-mode Digital IF Down Converter Design for SDR

WCDMA/cdma2000 Dual-mode Digital IF Down Converter Design for SDR
Issue Date
과학기술대학원 정보통신학과
이화여자대학교 과학기술대학원
요즘의 3세대 단말기에서는 보다 높은 데이터 속도를 얻고 성능 대비 낮은 가격을 제공하기 위해 더욱 성능이 향상된 기술을 요구하고 있다. 게다가 3세대 이동 통신에서는 multi-mode에 대한 유연성을 가지고 있어야 한다. 그래서 이런 요구 조건들을 포괄하는 기술이 필요하게 되었으며 이에 부합되는 기술이 Software Defined Radio (SDR)이다. SDR이란 software reconfigurable radio의 의미로 해석 될 수 있으며 이상적으로는 디지털 신호 처리 부분을 안테나까지 확장하여 시스템의 유연성을 높이는 기술이다. 그러므로 SDR을 위한 수신기의 구조에 대한 최대 관심사는 아날로그 소자의 최소화이다. 현재의 기술로 가능한 SDR을 위한 수신기 구조를 살펴보면 입력 RF 신호가 중간 주파수 단을 거쳐 기저 대역으로 신호로 전환시키기 위한 주요 요소 기술이 digital IF임을 알 수가 있다. 중간 주파수를 디지털로 처리하게 되면 기존의 아날로그 처리 기술에 비해 시간이나 환경에 따른 방해물에 대해 더 안정적이며 생산 비용도 줄일 수 있다. 그러므로 본 논문에서는 SDR을 위한 Digital IF Down Converter를 설계하였으며 이는 WCDMA와 cdma2000의 두 가지 이동 통신 규격을 만족한다. Multi-rate digital signal processing , fractional down conversion 등의 기술을 적용하여 설계 하였으며 하드웨어 구현의 용이성을 위하여 COSSAP 툴을 사용하였다. 그리고 Design analyzer 툴과 Samsung의 0.35μm STD90 Standard Cell Library를 이용하여 합성하였다. 또한 앞서 설계해 보았던 DDC 구조에 비해 하드웨어 면적면에서 더 효율적인 새로운 구조를 제안하여 시뮬레이션과 합성 결과를 비교 분석해 보았다. ; Contemporary digital communication systems such as those being developed for the deployment of third-generation cellular require ever increasing performance levels in their signal processing chains to extract higher data rates and to provide decreasing price/performance ratios. Additionally, communication system like 3G that must support multi-mode flexibility, such as the software radio, must be able to reconfigure their signal processing chains while keeping circuit complexity to a minimum. Given these constraints, DSP is the only viable alternative for base band processing and digital IF processing. Digital IF affords greater flexibility and higher performance in terms of attenuation and selectivity. It also offers better time and environment stability and lower equipment production costs than traditional techniques. And components available today let DSP extend from base band to intermediate frequencies. This thesis describes architectural and design techniques for Digital IF down converter. We propose two digital IF down converters (DDC). One is an efficient digital IF down converter for a dual-mode WCDMA/cdma2000 based on the concept of software defined radio. And the other has more efficient DDC in terms of hardware area. In order to design efficient DDC, multi-rate digital filter and fractional frequency conversion techniques are adopted in our dual mode DDC. DDC Block is designed by COSSAP tool. Logic synthesis of digital down converter resulted in 291,391 gates at 61.44MHz operation using Samsung 0.35μm STD90 Standard Cell Library.
Show the fulltext
Appears in Collections:
과학기술대학원 > 정보통신학과 > Theses_Master
Files in This Item:
There are no files associated with this item.
RIS (EndNote)
XLS (Excel)


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.